Nvidia и Siemens сократили проектирование 3D-чипов на 95% с помощью ИИ

Siemens и Nvidia представили систему ИИ-агентов для проектирования трёхмерных интегральных схем. Она способна сократить трудозатраты инженеров на 95%. По заявлению компаний, новый процесс уменьшает время настройки почти на 99% и позволяет исследовать до 50 раз больше вариантов конструкции за один цикл.

Координирует работу сразу семи инструментов проектирования новый агент Fuse EDA, интегрированный с платформой Intelligence Center X. Грубо говоря, раньше инженер тратил недели на ручную сверку электрических и тепловых режимов многокристальных корпусов. Теперь система делает это автоматически.

Это факт.

Практика показывает: такие инициативы часто увязают в несовместимости софта, но здесь цепочка выстроена жёстко. В рабочем контуре уже крутятся Innovator3D IC Integrator для компоновки, mPower Digital для анализа мощности и Calibre 3DThermal для тепловой верификации. Те, кто работал с тепловым моделированием на уровне системы, знают: малейший сдвиг кристалла меняет паразитную ёмкость, и ручной пересчёт занимал часы, а иногда и дни.

Она же параллельно стала партнёром IBM в работе над автоматизацией проектирования чипов с техпроцессом 0,7 нм, использующих вертикальное расположение комплементарных транзисторов (архитектура Nanostack), где тепловые ограничения станут главным барьером для размещения ста миллиардов компонентов на кристалле площадью 150 мм². По расчётам IBM, это позволит эффективнее использовать площадь и повысить плотность компонентов почти вдвое по сравнению с 2-нм техпроцессом.

Инструменты Nvidia Agent Toolkit, открытые модели семейства Nemotron и библиотеки CUDA-X ускоряют вычислительные процедуры. Автоматизация сокращает трудозатраты инженеров на величину до 95%. Это смена парадигмы.

Смотрит на уплотнение памяти американская Micron Technology иначе. Технический директор компании Скотт де Бур недавно назвал гонку за компоновкой 4F2, которую форсирует китайская CXMT, тупиковой ветвью развития.

Всё упирается в физику.

Де Бур поясняет: переход на 4F2 не гарантирует роста ёмкости. Всё упирается в шаг размещения конденсаторов. Каждый из них должен хранить достаточный заряд для надёжного считывания данных, что сложно сократить. Вместо этого Micron делает ставку на полностью вертикальную 3D DRAM, имея свободный доступ к EUV-оборудованию ASML.

Заранее подготовиться к этой революции и пытается IBM вместе с Siemens. Ключевая особенность Nanostack или CFET — вертикальное расположение транзисторов n-типа и p-типа друг над другом. Такой подход открывает дополнительную возможность масштабирования микросхем в третье измерение, но неизбежно усложняет расчёт электрических характеристик схем.

Выдать пилотный комплект средств проектирования (PDK) для 0,7-нм архитектуры IBM обещают в первом квартале 2027 года. Он включит библиотеки стандартных логических ячеек и массивов SRAM. Данные могут уточняться.

Что из этого выйдет на фоне физических ограничений конденсаторов — вопрос.

Никита Карпов

Главный редактор

Пишу о гаджетах, нейросетях и том, как технологии меняют нашу жизнь. Проверяю всё на себе, чтобы вы не тратили деньги зря.